# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

		*

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-335998

(43)Date of publication of application: 18.12.1998

(51)Int.CI.

H03K 17/08 G01R 19/00

(21)Application number: 09-148058

(71)Applicant :

DENSO CORP

(22)Date of filing:

05.06.1997

(72)Inventor:


HAYAKAWA JUNJI

**NAGATA JUNICHI** 

#### (54) CURRENT-DETECTING CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a current-detecting circuit which an detect currents with high accuracy and can be designed easily. SOLUTION: A current-detecting circuit is provided with an output transistor 1, the source of which is grounded and the drain of which is connected to a power source VD1 via a load L, a current-detecting transistor 2 the source and gate of which are commonly connected with respect to the transistor 1 and the drain of which is connected to a first transistor 3a, and a second transistor 3b which constitutes a current mirror circuit 3, together with the first transistor 3a and detects a current I1 of the output transistor 1, based on the current I3 flowing to the second transistor 3b. A resistor Z is provided between the power source VD2 and current mirror circuit 3 and a transistor 4, the drain of which is connected to the current mirror circuit 3 side of the resistor Z and the source of which is grounded, makes the drain voltages of the transistors 1 and 2 match with each other, by increasing or decreasing the current which is made to flow to the resistor Z, in accordance with the output of an operational amplifier OP. The amplifier OP can always control the gate voltage of the transistor 4 on the basis of the grounding potential, and this current- detecting circuit can be designed easily.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

•

U3-01/15-TH (2)

#### (19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-335998

(43)公開日 平成10年(1998)12月18日

(51) Int.Cl.6

識別記号

FΙ

H03K 17/08

С

H03K 17/08 G01R 19/00

G01R 19/00

В

審査請求 未請求 請求項の数8 OL (全 12 頁)

(21)出願番号

特願平9-148058

(71)出願人 000004260

株式会社デンソー

(22)出願日

平成9年(1997)6月5日

愛知県刈谷市昭和町1丁目1番地

(72)発明者 早川 順二

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(72)発明者 永田 淳一

愛知県刈谷市昭和町1丁目1番地 株式会

社デンソー内


(74)代理人 弁理士 足立 勉

#### (54) 【発明の名称】 電流検出回路

#### (57)【要約】

【課題】 検出精度が高く且つ設計が容易な電流検出回 路を提供する。

【解決手段】 ソースが接地されドレインが負荷しを介 して電源VD1に接続された出力トランジスタ1と、該 トランジスタ1に対しソースとゲートが共通接続され、 ドレインに第1トランジスタ3aが接続された電流検出 用トランジスタ2と、第1トランジスタ3aと共に電流 ミラー回路3を成す第2トランジスタ3bとを備え、出 カトランジスタ1の電流 II を第2トランジスタ3 bに 流れる電流 13 に基づき検出する電流検出回路にて、電 源VD2と電流ミラー回路3との間に抵抗2を設け、ド レインが抵抗2の電流ミラー回路3側に接続されソース が接地されたトランジスタ4が、抵抗2に流す電流を演 算増幅器OPの出力に応じて増減してトランジスタ 1, 2の両ドレイン電圧を一致させる。 演算増幅器 OPは常 に接地電位を基準にトランジスタ4のゲート電圧を制御 でき設計容易となる。



#### 【特許請求の範囲】

【請求項1】 制御端子と第1出力端子及び第2出力端子とを有し、前記第1出力端子が所定の第1電圧に接続され、前記第2出力端子が前記第1電圧とは異なる第2電圧に電気負荷を介して接続された出力トランジスタと、

該出力トランジスタと同種且つ同極性であり、その第1 出力端子が前記出力トランジスタの第1出力端子に接続 され、その制御端子が前記出力トランジスタの制御端子 に接続された電流検出用トランジスタと、

該電流検出用トランジスタの第2出力端子と前記第1電圧よりも前記第2電圧側の第3電圧との間の電流経路に、2つの出力端子が直列に接続された第1のトランジスタと、

該第1のトランジスタと共にカレントミラー回路を構成し、前記電流検出用トランジスタを介して前記第1のトランジスタに流れる電流に対し所定倍となる電流を流す第2のトランジスタと、

前記電流検出用トランジスタの第2出力端子の電圧を、 前記出力トランジスタの第2出力端子の電圧に一致させ 20 る電圧制御手段とを備え、

前記出カトランジスタの両出力端子間に流れる電流を、 前記第2のトランジスタに流れる電流に基づき検出する ように構成された電流検出回路であって、

前記電圧制御手段は、

前記第1のトランジスタの前記電流検出用トランジスタとは反対側の出力端子と前記第3電圧との間に直列に接続され、自己に流れる電流に応じて前記第1のトランジスタとの接続点の電圧を変化させる電流供給負荷と、

反転入力端子が前記出力トランジスタの第2出力端子に 30 接続され、非反転入力端子が前記電流検出用トランジス タの第2出力端子に接続された演算増幅器と、

MOSトランジスタからなり、ドレインが前記電流供給 負荷と前記第1のトランジスタとの接続点に接続され、 ソースが前記電流検出用トランジスタの第1出力端子に 接続され、ゲートが前記演算増幅器の出力端子に接続さ れて、前記電流供給負荷に流す電流を前記演算増幅器の 出力に応じて増減することにより前記電流供給負荷と前 記第1のトランジスタとの接続点の電圧を制御して、前 記電流検出用トランジスタの第2出力端子の電圧を前記 40 出力トランジスタの第2出力端子の電圧に一致させる電 圧制御用トランジスタと、

から構成されていることを特徴とする電流検出回路。

【請求項2】 請求項1に記載の電流検出回路において、

前記第2電圧は、前記第1電圧よりも高電位に設定され ており、

前記電圧制御用トランジスタは、Nチャンネル型のMO Sトランジスタであること、

を特徴とする電流検出回路。

【請求項3】 請求項1に記載の電流検出回路において、

前記第2電圧は、前記第1電圧よりも低電位に設定されており、

前記電圧制御用トランジスタは、Pチャンネル型のMO Sトランジスタであること、

を特徴とする電流検出回路。

【請求項4】 請求項1に記載の電流検出回路において、

前記電圧制御用トランジスタは、MOSトランジスタに 代えて、バイポーラトランジスタであり、そのコレクタ が前記電流供給負荷と前記第1のトランジスタとの接続 点に接続され、エミッタが前記電流検出用トランジスタ の第1出力端子に接続され、ベースが前記演算増幅器の 出力端子に接続されていること、

を特徴とする電流検出回路。

【請求項5】 請求項4に記載の電流検出回路において、

前記第2電圧は、前記第1電圧よりも高電位に設定されており、

前記電圧制御用トランジスタは、NPN型のバイポーラトランジスタであること、

を特徴とする電流検出回路。

【請求項6】 請求項4に記載の電流検出回路において、

前記第2電圧は、前記第1電圧よりも低電位に設定されており、

前記電圧制御用トランジスタは、PNP型のバイポーラトランジスタであること、

を特徴とする電流検出回路。

【請求項7】 請求項1ないし請求項6の何れかに記載の電流検出回路において、

前記電流供給負荷は、所定の抵抗値を有する抵抗器であること、

を特徴とする電流検出回路。

【請求項8】 請求項1ないし請求項6の何れかに記載の電流検出回路において、

前記電流供給負荷は、前記第1のトランジスタの前記電流検出用トランジスタとは反対側の出力端子と前記第3電圧との間に2つの出力端子が直列に接続されると共に、当該2つの出力端子間に流れる電流に制限が付与されたMOSトランジスタ又はバイポーラトランジスタであること、

を特徴とする電流検出回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、出力トランジスタ に流れる電流を検出するための電流検出回路に関する。

[0002]

50 【従来の技術】従来より、この種の電流検出回路とし

て、米国特許第5081379号及び特開昭62-24 7268号公報に開示されているものがある。即ち、上 記公報に開示の電流検出回路は、図6に示す如く、ドレ インが電源電圧(正の電位) VDに接続され、ソースが 電気負荷しを介して接地電位(OV)に接続された、N チャンネル型のMOSトランジスタからなる出力トラン ジスタQ1と、この出力トランジスタQ1と同種且つ同 極性であり(つまり、Nチャンネル型のMOSトランジ スタであり)、そのドレインが出力トランジスタQ1の ドレインに接続され、そのゲートが出力トランジスタQ 10 1のゲートに接続された電流検出用トランジスタQ2 と、電流検出用トランジスタQ2のソースと接地電位と の間の電流経路に、ドレインとソースが直列に接続され ると共に、ドレインとゲートが互いに接続されたNチャ ンネル型のMOSトランジスタQ4と、このMOSトラ ンジスタQ4と共にカレントミラー回路を構成するNチ ャンネル型のMOSトランジスタQ5と、を備えてい

【0003】更に、上記公報に開示の電流検出回路には、電流検出用トランジスタQ2のソース電圧を出力ト 20 ランジスタQ1のソース電圧に一致させるための手段として、非反転入力端子(+)が出力トランジスタQ1のソースに接続され、反転入力端子(-)が電流検出用トランジスタQ2のソースに接続された演算増幅器OPと、電流検出用トランジスタQ2のソースとMOSトランジスタQ4のドレインとの間に、ソースとドレインが直列に接続され、ゲートが演算増幅器OPの出力端子に接続されたPチャンネル型のMOSトランジスタQ3と、が設けられている。

【0004】そして、この電流検出回路では、出力トラ 30 ンジスタQ1と電流検出用トランジスタQ2の両ゲート に共通のゲート電圧が印加されて、両トランジスタQ 1, Q2に電流が流れると、演算増幅器OPの出力によって駆動されるMOSトランジスタQ3のドレインーソース間電圧が、電流検出用トランジスタQ2のソース電圧と出力トランジスタQ1のソース電圧とが一致するように変化する。

【0005】このため、出力トランジスタQ1と電流検出用トランジスタQ2における各端子間の電位差が全て等しくなって、電流検出用トランジスタQ2には、出力 40トランジスタQ1に流れる電流(即ち、電気負荷Lに流れる負荷電流) IQ1に対し、電流検出用トランジスタQ2と出力トランジスタQ1とのトランジスタサイズの比に応じた電流 IQ2が正確に流れることとなり、その電流 IQ2がMOSトランジスタQ3を介してMOSトランジスタQ4に流れる。

【0006】すると、MOSトランジスタQ4と共にカレントミラー回路を構成するMOSトランジスタQ5には、電流検出用トランジスタQ2に流れる電流 I Q2を所定倍した電流 i が流れることとなるため、この電流検出 50

回路では、MOSトランジスタQ5に流れる電流iに基づいて、出力トランジスタQ1に流れる電流IQ1を検出するようにしている。

[0007]

【発明が解決しようとする課題】このように、上記従来の電流検出回路では、演算増幅器OPと電圧制御用のMOSトランジスタQ3との作用により、電流検出用トランジスタQ2のソース電圧を出力トランジスタQ1のソース電圧に一致させることができ、その結果、出力トランジスタQ1に流れる電流IQ1を精度良く検出することができるのであるが、以下の問題があった。

【0008】上記従来の電流検出回路では、演算増幅器OPが、電圧制御用のMOSトランジスタQ3のゲートーソース間電圧を制御することで、電流検出用トランジスタQ2のソース電圧を出力トランジスタQ1のソース電圧に一致させるようにしているが、MOSトランジスタQ3のソースは電流検出用トランジスタQ2のソースに接続されており、しかも、電流検出用トランジスタQ2のソース電圧は、基本的に出力トランジスタQ1の出力電圧Vaであるソース電圧と一致しているため、演算増幅器OPは、MOSトランジスタQ3のゲートへ出力する電圧Vbを、出力トランジスタQ1の出力電圧Vaに依存して変化させなければならない。

【0009】つまり、演算増幅器OPは、出力トランジスタQ1の出力電圧Vaが変化すると想定される全範囲の電圧を出力可能でなければならず、例えば、出力トランジスタQ1の出力電圧Vaが1V以下から数十Vにまで変化したならば、演算増幅器OPは、その変化に応じて、MOSトランジスタQ3のゲートへ出力する電圧Vbを大きく変化させる必要がある。

【0010】よって、上記従来の電流検出回路では、演算増幅器OPの電源電圧及びその出力能力を設定するに当り、出力トランジスタQ1の出力電圧Vaを意識しなければならず、回路設計の容易性に欠けていた。特に、出力トランジスタQ1の出力電圧Vaが広範囲に変動する場合には、その範囲の電圧を出力可能な演算増幅器OPを用意しなければならず、回路構成を容易に実現することができなかった。

【0011】本発明は、こうした問題に鑑みなされたものであり、出力トランジスタに流れる電流を精度良く検出できる上に設計が容易な電流検出回路を提供することを目的としている。

[0012]

【課題を解決するための手段、及び発明の効果】本発明の電流検出回路においては、出力トランジスタの2つの出力端子のうち、第1出力端子が所定の第1電圧に接続され、第2出力端子が第1電圧とは異なる第2電圧に電気負荷を介して接続されている。

【0013】そして、出力トランジスタと同種且つ同極性であり、その第1出力端子が出力トランジスタの第1

出力端子に接続され、その制御端子が出力トランジスタの制御端子に接続された電流検出用トランジスタを備えており、この電流検出用トランジスタの第2出力端子には、カレントミラー回路の一部を成す第1のトランジスタの一方の出力端子が接続され、更に、第1のトランジスタの他方の出力端子(即ち、第1のトランジスタの電流検出用トランジスタとは反対側の出力端子)と、第1電圧よりも第2電圧側の第3電圧との間には、自己に流れる電流に応じて第1のトランジスタとの接続点の電圧を変化させる電流供給負荷が直列に接続されている。尚、第3電圧は、第2電圧と同電位であっても良いし、異なる電位であっても良く、適宜設定可能である。

【0014】また、反転入力端子が出力トランジスタの第2出力端子に接続され、非反転入力端子が電流検出用トランジスタの第2出力端子に接続された演算増幅器を備えており、この演算増幅器の出力端子は、MOSトランジスタからなる電圧制御用トランジスタのゲートに接続されている。

【0015】そして、電圧制御用トランジスタの出力端子のうち、ドレインは電流供給負荷と第1のトランジス20 タとの接続点に接続され、ソースは電流検出用トランジスタの第1出力端子(即ち、第1電圧)に接続されている。つまり、電圧制御用トランジスタが、電流検出用トランジスタ及び第1のトランジスタをバイバスして、電流供給負荷に電流を流す構成を採っている。

【0016】このような本発明の電流検出回路では、電流供給負荷、演算増幅器、及び電圧制御用トランジスタにより、電流検出用トランジスタの第2出力端子の電圧を出力トランジスタの第2出力端子の電圧に一致させるための電圧制御手段が構成されており、出力トランジスタを電流検出用トランジスタの両制御端子に共通の駆動電圧が印加されて、両トランジスタに電流が流れると、電圧制御用トランジスタが、電流供給負荷に流す電流を演算増幅器の出力に応じて増減することにより電流供給負荷と第1のトランジスタとの接続点の電圧を制御して、電流検出用トランジスタの第2出力端子の電圧を出力トランジスタの第2出力端子の電圧に一致させる。

【0017】すると、出力トランジスタと電流検出用トランジスタにおける各端子間の電位差が全て等しくなるため、電流検出用トランジスタには、出力トランジスタ 40に流れる電流(即ち、電気負荷に流れる負荷電流)に対して、当該電流検出用トランジスタと出力トランジスタとのトランジスタサイズの比に応じた電流が正確に流れることとなり、この電流が第1のトランジスタに流れる。

【0018】そして、第1のトランジスタと共にカレントミラー回路を構成する第2のトランジスタには、第1のトランジスタに流れる電流(即ち、電流検出用トランジスタに流れる電流)を所定倍した電流が流れることとなるため、この第2のトランジスタに流れる電流に基づ50

いて、出力トランジスタの両出力端子間に流れる電流が 検出される。

【0019】特に、カレントミラー回路では、カレントミラー回路を構成する第1及び第2のトランジスタの温度特性が相殺される。よって、温度変化に影響されず、且つ、出力トランジスタと電流検出用トランジスタの動作点を一致させて、極めて精度良く電流検出を行うことができるようになる。

【0020】尚、第1のトランジスタに流れる電流と第2のトランジスタに流れる電流との比(上記所定倍)は、第1及び第2の両トランジスタのトランジスタサイズによって決まるカレントミラー回路のカレントミラー比であり、様々な値に適宜設定することができる。

【0021】このような本発明の電流検出回路においては、カレントミラー回路を構成する第1のトランジスタの電流検出用トランジスタとは反対側の出力端子と第3電圧との間に、電流供給負荷を直列に接続すると共に、電圧制御用トランジスタにより、電流検出用トランジスタをバイパスして、電流供給負荷に流れる電流を増減することで、電流検出用トランジスタの第2出力端子と出カトランジスタの第2出力端子と出カトランジスタの第2出力端子とカーランジスタのソースが電流検出用トランジスタのソースが電流検出用トランジスタのソースで重圧は一定の第1電圧となり、演算増幅器は、常に第1電圧を基準として、電圧制御用トランジスタのゲートに電圧を出力すれば良い。

【0022】よって、本発明の電流検出回路によれば、 演算増幅器の電源電圧及びその出力能力を設定する際 に、前述した従来回路の如く出力トランジスタの出力電 圧(即ち、第2出力端子の電圧)を意識する必要がな く、回路設計が非常に容易となる。そして、出力トラン ジスタの出力電圧が大きく変動する場合でも、そのよう な広範囲の電圧を出力可能な演算増幅器を、特別に用意 する必要がない。

【0023】尚、電圧制御用トランジスタとしては、M OSトランジスタに代えて、バイポーラトランジスタを 用いることもできる。そして、この場合には、コレクタ を電流供給負荷と第1のトランジスタとの接続点に接続 し、エミッタを電流検出用トランジスタの第1出力端子 に接続し、ベースを演算増幅器の出力端子に接続すれば 良い。

【0024】また、第2電圧が第1電圧よりも高電位に設定されている場合、即ち、出カトランジスタを電気負荷よりも低電位側に接続したロウサイド接続の場合には、電圧制御用トランジスタとして、Nチャンネル型のMOSトランジスタ或いはNPN型のバイポーラトランジスタを用いれば良い。逆に、第2電圧が第1電圧よりも低電位に設定されている場合、即ち、出カトランジスタを電気負荷よりも高電位側に接続したハイサイド接続

の場合には、電圧制御用トランジスタとして、Pチャンネル型のMOSトランジスタ或いはPNP型のバイポーラトランジスタを用いれば良い。

【0025】一方、電流供給負荷としては、所定の抵抗値を有する抵抗器を用いることができる。また、電流供給負荷として、第1のトランジスタの電流検出用トランジスタとは反対側の出力端子と第3電圧との間に2つの出力端子が直列に接続されると共に、その2つの出力端子間に流れる電流に制限が付与された、MOSトランジスタ又はバイポーラトランジスタを用いても良い。

【0026】一方更に、出力トランジスタ及び電流検出用トランジスタと、カレントミラー回路を構成する第1及び第2のトランジスタは、MOSトランジスタであっても良いし、或いは、バイポーラトランジスタであっても良い。

[0027]

【発明の実施の形態】以下、本発明の実施形態について 図面を用いて説明する。尚、本発明の実施形態は、下記 のものに何ら限定されることなく、本発明の技術的範囲 に属する限り、種々の形態を採り得ることは言うまでも 20 ない。

【0028】[第1実施形態]まず図1は、第1実施形 態の電流検出回路を表す回路図である。図1に示すよう に、第1実施形態の電流検出回路は、ソースが第1電圧 としての接地電位 (GND=0V) に接続され、ドレイ ンが電気負荷Lを介して接地電位よりも高い第2電圧と しての電源電圧VD1に接続された出力トランジスタ1 と、この出力トランジスタ1と同種且つ同極性であり、 ソースとゲートが出力トランジスタ1のソースとゲート に夫々接続された電流検出用トランジスタ2と、ドレイ 30 ンとゲートが互いに接続されると共に、そのドレインが 電流検出用トランジスタ2のドレインに接続された第1 ®のトランジスタ3aと、ゲートとソースが第1のトラン ジスタ3aのゲートとソースに夫々接続されて、この第 1のトランジスタ3aと共にカレントミラー回路3を構 成する第2のトランジスタ3bと、第1及び第2のトラ ンジスタ3a, 3bのソースと接地電位よりも高い第3 電圧としての電源電圧VD2との間に直列に接続され た、電流供給負荷としての抵抗器Zとを備えている。

【0029】尚、本第1実施形態では、第1電圧を接地 40電位 (=0 V) としているが、接地電位に限るものではない。また、電源電圧 VD2は、電源電圧 VD1と同電位であっても良いし、異なる電位であっても良い。一方、カレントミラー回路3では、第1及び第2のトランジスタ3a,3bのソースが、カレントミラー回路にて共通の電流が流れる共通端子Suとなっており、第1のトランジスタ3aのドレインが、カレントミラー回路にて基準となる電流が流れる基準電流端子S1となっており、第2のトランジスタ3bのドレインが、カレントミラー回路にて基準電流端子S1に流れる電流に対し所定50

倍となるミラー電流を流すミラー電流端子M1 となっている。

【0030】そして更に、第1実施形態の電流検出回路は、反転入力端子(一)が出力トランジスタ1のドレインに接続され、非反転入力端子(+)が電流検出用トランジスタ2のドレインに接続された演算増幅器OPと、ドレインが抵抗器Zと第1のトランジスタ3aとの接続点(即ち、カレントミラー回路3の共通端子Su)に接続され、ソースが電流検出用トランジスタ2のソース(即ち、接地電位)に接続され、ゲートが演算増幅器OPの出力端子に接続された電圧制御用トランジスタ4と、第2のトランジスタ3bのドレイン(即ち、カレントミラー回路3のミラー電流端子M1)と接地電位との間に直列に接続された、電流検出用抵抗器R0とを備えている。

【0031】ここで、本実施形態の電流検出回路では、出力トランジスタ1、電流検出用トランジスタ2、及び電圧制御用トランジスタ4として、Nチャンネル型のMOSトランジスタを用い、第1のトランジスタ3a及び第2のトランジスタるbとして、Pチャンネル型のMOSトランジスタを用いている。つまり、本第1実施形態では、Nチャンネル型MOSトランジスタによるロウサイド接続の構成を採っている。

【0032】一方、本第1実施形態では、出力トランジスタ1のドレインが、端子20を介して電気負荷Lの電源電圧VD1とは反対側に接続されており、出力トランジスタ1のソースが、端子22を介して接地電位に接続されている。そして、出力トランジスタ1と電流検出用トランジスタ2の共通接続されたゲートには、当該電流検出回路の外部から端子24を介して、ゲート電圧VGが供給されるようになっている。また、電流検出用抵抗器R0の両端のうち、第2のトランジスタ3bのドレインに接続された方は、電流検出用の端子28に接続されており、第2のトランジスタ3bに接続されている。端子26を介して接地電位に接続されている。

【0033】次に、上記のように構成された電流検出回路の動作について説明する。まず、端子24にゲート電圧VGを供給せず、端子24の電圧を0Vにした場合には、出力トランジスタ1は、そのゲートーソース間電圧が0Vになるため、完全なオフ状態となり、電気負荷Lには電流が流れない。

【0034】一方、端子24にゲート電圧VGを供給すると、電源電圧VD1から出力トランジスタ1 (ドレイン→ソース)を介して、電気負荷Lに電流I1が流れる。そして、電源電圧VD2から抵抗器2及び第1のトランジスタ3aを介して、電流検出用トランジスタ2にも電流I2が流れることとなるが、この時には、抵抗器2、演算増幅器OP、及び電圧制御用トランジスタ4の作用により、出力トランジスタ1と電流検出用トランジスタ2の両ドレインが同電位に保たれる。

10

【0035】具体的には、電流検出用トランジスタ2のドレイン電圧が出力トランジスタ1のドレイン電圧よりも高くなると、演算増幅器OPの出力電圧が上昇して、電圧制御用トランジスタ4のオン抵抗が小さくなり、抵抗器2から電圧制御用トランジスタ4を介して接地電位に流れる電流が増加する。すると、抵抗器2と第1のトランジスタ3aとの接続点(カレントミラー回路3の共通端子Su)の電圧が低下して、電流検出用トランジスタ2のドレイン電圧も低下し、この結果、両トランジスタ1,2のドレインが同電位に保たれる。

【0036】逆に、電流検出用トランジスタ2のドレイン電圧が出力トランジスタ1のドレイン電圧よりも低くなると、演算増幅器OPの出力電圧が低下して、電圧制御用トランジスタ4のオン抵抗が大きくなり、抵抗器2から電圧制御用トランジスタ4を介して接地電位に流れる電流が減少する。すると、抵抗器2と第1のトランジスタ3aとの接続点の電圧が上昇して、電流検出用トランジスタ2のドレイン電圧も上昇し、この結果、両トランジスタ1,2のドレインが同電位に保たれる。

【0037】即ち、本第1実施形態では、電圧制御用ト 20 ランジスタ4が、抵抗器 Z に流す電流を演算増幅器 O P の出力に応じて増減することにより、抵抗器 Z と第1のトランジスタ3 a との接続点の電圧を制御して、電流検出用トランジスタ2のドレイン電圧を出力トランジスタ1のドレイン電圧に一致させる。

【0038】すると、出力トランジスタ1と電流検出用トランジスタ2における各端子間の電位差が全て等しくなって、両トランジスタ1,2は、飽和/非飽和の全動作領域にて、その動作点が一致するため、電流検出用トランジスタ2には、出力トランジスタ1に流れる電流(即ち、電気負荷しに流れる負荷電流)I1に対して、当該電流検出用トランジスタ2と出力トランジスタ1とのトランジスタサイズの比に応じた電流I2が正確に流れることとなり、この電流I2が第1のトランジスタ3aにも流れる。

【0039】そして、第1のトランジスタ3aと共にカレントミラー回路3を構成する第2のトランジスタ3bには、第1のトランジスタ3aに流れる電流(即ち、電流検出用トランジスタ2に流れる電流) I2を所定倍した電流 I3が流れることとなり、この電流 I3が電流検40出用抵抗器 R0に流れて生じる端子28の電圧 VDTを監視することで、出力トランジスタ1のドレインーソース間に流れる電流 I1が検出される。

【0040】尚、第1のトランジスタ3aに流れる電流 I2 と第2のトランジスタ3bに流れる電流 I3 との比 (上記所定倍) は、第1及び第2の両トランジスタ3a,3bのトランジスタサイズによって決まるカレントミラー回路3のカレントミラー比である。

【0041】このような第1実施形態の電流検出回路において、出力トランジスタ1と電流検出用トランジスタ 50

2とのトランジスタサイズの比をm:1とすると、出力トランジスタ1に流れる電流I1と電流検出用トランジスタ2に流れる電流I2との関係は、下記の式1のようになる。

[0042]

【数1】 I 1 = m × I 2 ··· (式1)

また、カレントミラー回路 3 のカレントミラー比を 1: n (= n 倍) とすると、第 2 のトランジスタ 3 b 及び電流検出用抵抗器 R 0 に流れる電流 I 3 は、下記の式 2 のようになる。

[0043]

【数2】  $I3 = n \times I2$  ··· (式2)

よって、上記式1及び式2より、端子28の電圧VDT は、下記の式3の如く表される。尚、式3において「R 0」は、電流検出用抵抗器R0の抵抗値である。

[0044]

【数3】 VDT= (n/m) ×R0 ×I1 ・・・ (式3) 式3から分かるように、端子28の電圧 VDTは、出力トランジスタ1に流れる電流 I1に比例すると共に、その比例定数は、出力トランジスタ1と電流検出用トランジスタ2のトランジスタサイズ比mと、カレントミラー回路3のカレントミラー比nと、電流検出用抵抗器R0の抵抗値だけに依存し、他の条件には関係が無いことが分かる。

【0045】そして、カレントミラー回路3では、第1及び第2のトランジスタ3a,3bの温度特性が相殺され、また、出力トランジスタ1と電流検出用トランジスタ2においても、互いの温度特性が相殺されるため、温度変化に影響されずに、上記式1~式3が成立する。

【0046】よって、電流検出用抵抗器R0として、抵抗値精度及び温度特性に優れたものを用いれば、出力トランジスタ1に流れる電流I1を極めて精度良く検出することができる。以上詳述したように本第1実施形態の電流検出回路では、カレントミラー回路3を構成する第1及び第2のトランジスタ3a,3bの温度特性が相殺され、しかも、出力トランジスタ1と電流検出用トランジスタ2では、抵抗器Z,演算増幅器OP,及び電圧制御用トランジスタ4の作用により、各端子間の電位差が全て等しくなる。

【0047】よって、この電流検出回路によれば、出力トランジスタ1に流れる電流 I1を、温度変化に影響されず、且つ、出力トランジスタ1と電流検出用トランジスタ2の動作点を一致させて、極めて精度良く検出することができる。

【0048】そして特に、本第1実施形態の電流検出回路においては、カレントミラー回路3の共通端子Su

(第1のトランジスタ3aのソース)と電源電圧VD2との間に、抵抗器2を直列に接続すると共に、電圧制御用トランジスタ4により、電流検出用トランジスタ2及び第1のトランジスタ3aをバイパスして、抵抗器2に

流れる電流を増減させることで、電流検出用トランジスタ2のドレインと出力トランジスタのドレインとを同電位に保つようにしている。そして、電圧制御用トランジスタ4のソースが電流検出用トランジスタ2のソース(即ち、接地電位)に接続されているため、電圧制御用トランジスタ4のソース電圧は接地電位となり、演算増幅器OPは、常に接地電位を基準として、電圧制御用トランジスタ4のゲートに電圧を出力すれば良い。

【0049】例えば、出カトランジスタ1の出力電圧 (本実施形態ではドレイン電圧)が、1V以下から数十 10 Vにまで変化したとしても、演算増幅器OPは、電圧制 御用トランジスタ4のゲート電圧を数V程度の範囲で変 化させれば良いのである。よって、本第1実施形態の電 流検出回路によれば、演算増幅器OPの電源電圧及びそ の出力能力を設定する際に、従来回路の如く出カトラン ジスタ1の出力電圧を意識する必要がなく、回路設計が 非常に容易となる。そして、出カトランジスタ1の出力 電圧が大きく変動する場合でも、そのような広範囲の電 圧を出力可能な演算増幅器OPを、特別に用意する必要 がない。 20

【0050】「第2実施形態」次に、図2は、第2実施 形態の電流検出回路を表す回路図である。図2に示すよ うに、第2実施形態の電流検出回路は、前述した第1実 施形態の電流検出回路に対して、下記の(1)及び

(2) の2点が異なっており、その他については全く同様である。

【0051】(1) Nチャンネル型のMOSトランジスタからなる電圧制御用トランジスタ4に代えて、NPN型のバイポーラトランジスタからなる電圧制御用トランジスタ5が設けられている。そして、この電圧制御用ト 30ランジスタ5は、コレクタがカレントミラー回路3の共通端子Suに接続され、エミッタが電流検出用トランジスタ2のソース(即ち、接地電位)に接続され、ベースが演算増幅器OPの出力端子に接続されている。

【0052】(2)抵抗器2に代えて、電源電圧VD2 からカレントミラー回路3に電流を供給するための電流 供給回路6が設けられている。そして、この電流供給回 路6は、コレクタとベースが互いに接続されると共に、 エミッタが電源電圧VD2に接続されたPNP型のバイ ポーラトランジスタ6 a と、このトランジスタ6 a のコ 40 レクタと接地電位との間に接続されて、トランジスタ6 a から接地電位へ一定電流 I a を流す定電流素子 6 b と、エミッタが電源電圧VD2に接続され、コレクタが カレントミラー回路3の共通端子Su に接続され、ベー スがトランジスタ6aのベースに接続されたPNP型の バイポーラトランジスタ6cと、から構成されている。 【0053】このような第2実施形態の電流検出回路に おいては、電流供給回路6のトランジスタ6cを介し て、電源電圧VD2からカレントミラー回路3の共通端 子Suに電流が供給されることとなるが、トランジスタ 50

6 cに流れる電流 (コレクターエミッタ間電流) が増加する程、そのコレクターエミッタ間電圧が大きくなる。また、トランジスタ 6 cに流れる電流は、定電流素子 6 bに流れる一定電流 I a を両トランジスタ 6 a , 6 c のトランジスタサイズ比倍した値) に制限される。

【0054】よって、本第2実施形態の電流検出回路においても、電圧制御用トランジスタ5が、演算増幅器OPの出力に応じて、電流供給回路6のトランジスタ6cに流れる電流を増減することにより、トランジスタ6cに流れる電流を増減することにより、トランジスタ6cと第1のトランジスタ3aとの接続点(カレントミラー回路3の共通端子Su)の電圧を制御して、電流検出用トランジスタ2のドレイン電圧を出力トランジスタ1のドレイン電圧に一致させることができ、しかも、トランジスタ6cに流れる電流には制限が付与されているため、抵抗器2を用いた場合と同様に、電圧制御用トランジスタ5を保護することができる。

【0055】このため、本第2実施形態の電流検出回路によっても、第1実施形態のものと全く同様に、出力トランジスタ1に流れる電流を精度良く検出できると共に、演算増幅器OPの電源電圧及びその出力能力を設定する際に、出力トランジスタ1の出力電圧を意識する必要がなく、回路設計が非常に容易となる。

【0056】尚、電流供給回路6を構成するトランジスタ6a,6cとしては、バイポーラトランジスタに代えて、MOSトランジスタを用いるようにしても良い。一方、図1に示した第1実施形態の電流検出回路に対し、電圧制御用トランジスタ4だけをNPN型のバイポーラトランジスタに代えても良いし、また、抵抗器2だけを図2に示した電流供給回路6に代えるようにしても良い

【0057】[第3実施形態]次に、図3は、第3実施形態の電流検出回路を表す回路図である。図3に示すように、第3実施形態の電流検出回路は、前述した第1実施形態の電流検出回路に対して、下記の(A)~(C)の3点が異なっており、その他については全く同様である。

【0058】(A)カレントミラー回路3に代えて、Nチャンネル型のMOSトランジスタからなる第3のトランジスタ3cを追加したカレントミラー回路3、が設けられており、第3のトランジスタ3cは、第2のトランジスタ3bと同様に、ゲートとソースが第1のトランジスタ3aのゲートとソースに夫々接続されている。そして、この第3のトランジスタ3cのドレインが、当該カレントミラー回路3、にて第1のトランジスタ3aに流れる電流に対し所定倍となるミラー電流を流す第2のミラー電流端子M2となっている。

【0059】尚、第1のトランジスタ3aに流れる電流 I2と第3のトランジスタ3cに流れる電流 I3'との比 (上記所定倍) は、第1及び第3の両トランジスタ3

14.

a, 3 c のトランジスタサイズによって決まるカレント ミラー比である。

(B) 端子24と出力トランジスタ1及び電流検出用トランジスタ2のゲートとの間に、抵抗器R1 が直列に接続されており、両トランジスタ1,2のゲートには、端子24から抵抗器R1 を介してゲート電圧VC が供給される。

【0060】(C)カレントミラー回路7が追加されて いる。そして、このカレントミラー回路7は、ドレイン とゲートが互いに接続されると共に、そのドレインがカ 10 レントミラー回路3°の第2のミラー電流端子M2 (即 ち、第3のトランジスタ3cのドレイン)に接続され、 ソースが端子26を介して接地電位に接続されたNチャ ンネル型のMOSトランジスタ7aと、ゲートとソース が上記MOSトランジスタ7aのゲートとソースに夫々 接続され、ドレインが出力トランジスタ1及び電流検出 用トランジスタ2のゲートに接続されたNチャンネル型 のMOSトランジスタ7bと、カレントミラー回路3′ の第2のミラー電流端子M2 からMOSトランジスタブ a に流れる電流 I 3' が所定値以上になった時にだけMO Sトランジスタ7bをオンさせるために、上記両MOS トランジスタ7a,7bのゲートとソースとの間に接続 された抵抗器或いは定電流素子からなる閾値電流設定素 子7cと、から構成されている。

【0061】このような第3実施形態の電流検出回路においては、出力トランジスタ1に流れる電流I1に比例した電流I3が、カレントミラー回路3の第2のミラー電流端子M2からカレントミラー回路7のMOSトランジスタ7aに流れ、その電流I3が閾値電流設定素子7cによって決定される所定値以上になると、カレント30ミラー回路7のMOSトランジスタ7bがオンして、端子24から抵抗器R1を介して接地電位へ電流I7が引き込まれる。すると、出力トランジスタ1及び電流検出用トランジスタ2のゲートーソース間電圧が低下して、両トランジスタ1,2に流れる電流が制限される。

【0062】このため、本第3実施形態の電流検出回路によれば、第1実施形態の電流検出回路による効果だけではなく、出力トランジスタ1に流れる電流 I1 が何等かの原因で異常に増加した時は、出力トランジスタ1及び電流検出用トランジスタ2に流れる電流を制限して、過電流に対する回路保護を速やかに行うことができるようになる。

【0063】[第4実施形態]次に、図4は、第4実施 形態の電流検出回路を表す回路図である。図4に示すよ うに、第4実施形態の電流検出回路は、前述した第1実 施形態の電流検出回路に対して、下記の(a)~(c) の3点が異なっており、その他については全く同様であ る。

【0064】(a) ドレインが出力トランジスタ1のドレインに接続された、Nチャンネル型のMOSトランジ 50

スタ9が追加されている。

(b) カレントミラー回路10が追加されている。そして、このカレントミラー回路10は、ドレインとゲートが互いに接続されると共に、そのドレインがMOSトランジスタ9のソースに接続され、ソースが端子22を介して接地電位に接続されたNチャンネル型のMOSトランジスタ10aと、ゲートとソースが上記MOSトランジスタ10aのゲートとソースに夫々接続され、ドレインが出力トランジスタ1及び電流検出用トランジスタ2のゲートに接続されたNチャンネル型のMOSトランジスタ10aに流れる電流19が所定値以上になった時にだけMOSトランジスタ10a、10bのゲートとソースとの間に接続された抵抗器或いは定電流素子からなる関値電流設定素子10cと、から構成されている。

【0065】(c) 端子24に抵抗器R2の一端が接続されており、抵抗器R2の他端にNチャンネル型のMOSトランジスタ8のドレイン及びゲートが接続されており、更に、MOSトランジスタ8のソースが、出力トランジスタ1及び電流検出用トランジスタ2のゲートに接続されている。また、抵抗器R2の端子24とは反対側(即ち、MOSトランジスタ8のドレイン及びゲート)は、MOSトランジスタ9のゲートに接続されている。このため、MOSトランジスタ9のゲートには、端子24から抵抗器R2を介してゲート電圧が供給され、出力トランジスタ1及び電流検出用トランジスタ2の両ゲートには、端子24から抵抗器R2及びMOSトランジスタ8のドレインーソースを介してゲート電圧VGが供給される。

【0066】尚、MOSトランジスタ8を設けているのは、出力トランジスタ1及び電流検出用トランジスタ2のゲートーソース間電圧とを等しくするためである。このような第4実施形態の電流検出回路においては、出力トランジスタ1に流れる電流I1に応じた電流I9が、MOSトランジスタ9からカレントミラー回路10のMOSトランジスタ10aに流れ、その電流I9が閾値電流設定素子10cによって決定される所定値以上になると、カレントミラー回路10のMOSトランジスタ10bがオンして、端子24から抵抗器R2及びMOSトランジスタ8を介して接地電位へ電流I10が引き込まれる。すると、出力トランジスタ1及び電流検出用トランジスタ2のゲートーソース間電圧が低下して、両トランジスタ1,2に流れる電流が制限される。

【0067】このため、本第4実施形態の電流検出回路によっても、第3実施形態の電流検出回路と同様に、出力トランジスタ1に流れる電流 I1 が異常に増加した時は、出力トランジスタ1及び電流検出用トランジスタ2に流れる電流を制限して、過電流に対する回路保護を速

やかに行うことができる。

【0068】 [第5実施形態] ところで、前述した各実施形態の電流検出回路は、出力トランジスタ1を電気負荷しよりも低電位側に接続したロウサイド接続のものであったが、次に、第5実施形態として、出力トランジスタ1を電気負荷しよりも高電位側に接続するハイサイド接続の構成を採用した電流検出回路について説明する。

【0069】図5に示すように、第5実施形態の電流検出回路は、第1実施形態の電流検出回路に対して、下記の( $\alpha$ )~( $\gamma$ )の3点が異なっており、その他につい 10 ては全く同様である。

(α) 出力トランジスタ 1, 電流検出用トランジスタ 2, 及び電圧制御用トランジスタ 4 として、 P チャンネル型のMOSトランジスタを用いている。

(β) カレントミラー回路3を構成する第1及び第2のトランジスタ3a, 3bとして、Nチャンネル型のMO Sトランジスタを用いている。

【0070】(γ)出力トランジスタ1のソースが、端子20を介して第1電圧としての電源電圧VD1に接続されている。そして、電気負荷Lの一端が第2電圧とし 20 ての接地電位に接続されており、出力トランジスタ1のドレインが、端子22を介して電気負荷Lの接地電位とは反対側の端部に接続されている。

【0071】また、抵抗器2の両端のうち、第1及び第2のトランジスタ3a,3bのソースに接続されない方が、接地電位に接続されており、電流検出用抵抗器R0の両端のうち、第2のトランジスタ3bのドレインに接続されない方が、端子26を介して電源電圧VD2に接続されない方が、端子26を介して電源電圧VD2に接続される第3電圧として接地電位を用いているが、第130電圧としての電源電圧VD1よりも低い接地電位以外の電圧に抵抗器2を接続するようにしても良い。

【0072】このような第5実施形態の電流検出回路は、第1実施形態の電流検出回路に対し、各部に流れる電流の方向が逆になるだけで全く同様に動作する。そして、抵抗器2、演算増幅器OP、及び電圧制御用トランジスタ4の作用により、出力トランジスタ1と電流検出用トランジスタ2の両ドレインが同電位に保たれる。

【0073】即ち、電流検出用トランジスタ2のドレイン電圧が出力トランジスタ1のドレイン電圧よりも高く 40なると、演算増幅器OPの出力電圧が上昇して、電圧制御用トランジスタ4のオン抵抗が大きくなり、電源電圧VD1から電圧制御用トランジスタ4を介して抵抗器2に流れる電流が減少する。すると、抵抗器2と第1のトランジスタ3aとの接続点(カレントミラー回路3の共通端子Su)の電圧が低下して、電流検出用トランジスタ2のドレイン電圧も低下し、この結果、両トランジスタ1,2のドレインが同電位に保たれる。

【 0 0 7 4 】逆に、電流検出用トランジスタ 2 のドレイン電圧が出力トランジスタ 1 のドレイン電圧よりも低く 50

16

なると、演算増幅器OPの出力電圧が低下して、電圧制御用トランジスタ4のオン抵抗が小さくなり、電源電圧VD1から電圧制御用トランジスタ4を介して抵抗器 2 に流れる電流が増加する。すると、抵抗器 2 と第1のトランジスタ3 a との接続点の電圧が上昇して、電流検出用トランジスタ2のドレイン電圧も上昇し、この結果、両トランジスタ1, 2のドレインが同電位に保たれる。【0075】そして、この電流検出回路によれば、演算増幅器OPは、常に電源電圧VD1を基準として、電圧

増幅器OPは、常に電源電圧VD1を基準として、電圧制御用トランジスタ4のゲートに電圧を出力すれば良く、第1実施形態の電流検出回路と同様の効果を得ることができる。尚、本第5実施形態において、電圧制御用トランジスタ4としては、Pチャンネル型のMOSトランジスタに代えて、PNP型のバイポーラトランジスタを用いることもできる。

【0076】「その他の変形例」前記した各実施形態では、出力トランジスタ1及び電流検出用トランジスタ2として、MOSトランジスタを用いたが、バイポーラトランジスタやMIS(Metal-Insulator-Semiconductor)トランジスタを用いるようにしても良い。尚、図4に示した第4実施形態の電流検出回路において、出力トランジスタ1及び電流検出用トランジスタ2をバイポーラトランジスタとした場合には、トランジスタ9としてバイポーラトランジスタを用いれば良い。

【0077】また、前述した各実施形態におけるカレントミラー回路3,3',7,10についても、MOSトランジスタに代えて、バイポーラトランジスタを用いて構成したり、或いは、他の構成のカレントミラー回路を用いることができる。尚、第4実施形態の電流検出回路において、カレントミラー回路10をバイポーラトランジスタで構成した場合には、トランジスタ8としてバイポーラトランジスタを用いれば良い。

#### 【図面の簡単な説明】

【図1】 第1実施形態の電流検出回路を表す回路図である。

【図2】 第2実施形態の電流検出回路を表す回路図である。

【図3】 第3実施形態の電流検出回路を表す回路図である。

【図4】 第4実施形態の電流検出回路を表す回路図である。

【図5】 第5実施形態の電流検出回路を表す回路図である。

【図6】 従来の電流検出回路を表す回路図である。 【符号の説明】

1…出力トランジスタ 2…電流検出用トランジスタ 3,3'…カレントミラー回路 3a…第1のトラン ジスタ

3 b … 第 2 の トランジスタ 4 , 5 … 電圧制御用トランジスタ

17

6…電流供給回路

6 a , 6 c …バイポーラトランジ

L…電気負荷

スタ


R0 …電流検出用抵抗器

6 b…定電流素子


Z…抵抗器

O P…演算增幅器\*


【図1】




【図2】



[図3]




- 【図4】



【図6】

( )



【図5】

